Kamis, 07 November 2024

LA 2 MODUL 3

  /   Tidak ada komentar   


1. Jurnal [Kembali]





2. Alat dan Bahan [Kembali]

     Alat dan Bahan (Modul De Lorenzo)
        
        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 
            3. Panel DL 2203C 
            4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
      
       Alat dan Bahan (Proteus)
          1. IC 74LS90



Gambar 4. IC 74LS90

        2. IC 7493

Gambar 5. IC 7493





        3. Power DC

Gambar 6. Power DC

        4. Switch (SW-SPDT)

Gambar 7. Switch


        5. Logicprobe atau LED
Gambar 8. Logic Probe


3. Rangkaian Simulasi [Kembali]



Percobaan 2A

Percobaan 2B

4. Prinsip Kerja Rangkaian [Kembali]

  •  Percobaan 2A
 Pada percobaan 2A terdapat 2 IC yaitu IC 74LS90 dan IC 7493. IC 74LS90 dapat melakukan counter dari 0-9, IC ini memiliki 2 pasang pin reset yaitu untuk mereset ke bit 0000 dan bit 1001. Untuk mengaktifkan kondisi reset ini maka harus mengaktifkan kedua pin resetnya atau sepasang yaitu R0(1) dan R0(2) atau R9(1) dan R9(2). Jika hanya salah satu dari sepasang pin reset yang aktif maka tidak akan terjadi kondisi reset, karena kedua pin reset ini memakai gerbang logika AND, jadi harus kedua pin aktif baru gerbang logika AND juga aktif. JIka semua pin reset aktif, maka output dari IC yaitu 1001 atau kondisi reset hasil output dari sepasang pin reset R9. Untuk IC 7493 dapat melakukan counter dari 0-15, akan tetapi pada IC ini hanya memiliki sepasang pin reset yaitu R0(1) dan R0(2) untuk melakukan kondisi reset menjadi bit 0000 yang prinsip kerjanya juga sama dengan IC 74LS90. Pada kedua IC ini memilki 2 input clock yaitu CKA dan CKB, pin CKA mempengaruhi output pada pin Q0/QA dan pin CKB mempengaruhi output pada pin Q1,Q2 dan Q3/QB,QC dan QD. Pada percobaan ini input dari CKA dan CKB berasal dari sumber clock yang sama, yang mengakibatkan adanya 2 bit awal yang selalu mendpat trigger secara bersamaan yang menyebabkan perbahan nilai pada output tidak lagi hanya sebesar 1 bit tetapi 2 bit awal yaitu bit pada output Q0/QA dan Q1/QB. Sehingga counter yang dilakukan IC akan menampilkan nilai yang acak atau tidak berurutan.
  • Percobaan 2B
Percobaan 2b tidak jauh berbeda dengan percobaan 2a, perbedaannya hanya terdapat pada input CKB yang awalnya sama dengan input CKA yang berasal dari sumber clock. Pada perccobaan ini input CKB diambil dari output pada pin Q0/QA, sehingga pada kali ini hanya ada satu bit yang mempengaruhi perbuhan output yaitu bit pada output Q0/QA yang berperan sebagai LSB. Sedangkan untuk bit selanjutnya dipengaruhi bit sebelumnya, sesuai dengan prinsip kerja rangkaian asynchronous counter(pada percobaan 1). Sehingga counter yang dilakukan IC pada kondisi ini teratur atau berurutan.


5. Video Rangkaian [Kembali] 





6. Analisa [Kembali]






7. Link Download [Kembali]

Video Percobaan [download]



LA 1 MODUL 3

  /   Tidak ada komentar   


1. Jurnal [Kembali]





2. Alat dan Bahan [Kembali]

     Alat dan Bahan (Modul De Lorenzo)
        
        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 
            3. Panel DL 2203C 
            4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
      
       Alat dan Bahan (Proteus)
    1. IC 74LS112 (JK filp flop)

Gambar 4. IC 74LS112


    2. Power DC

Gambar 5. Power DC

    3. Switch (SW-SPDT)

Gambar 6. Switch


    4. Logicprobe atau LED
Gambar 7. Logic Probe


3. Rangkaian Simulasi [Kembali]

Counter  Asyncronous  disebut  juga Ripple Through  Counter  atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop  yang  paling  ujung  saja  yang  dikendalikan  oleh  sinyal  clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.








4. Prinsip Kerja Rangkaian [Kembali]

Berdasarkan rangkaian, kaki S tiap T flip flop dihubungkan ke saklar spdt 1, sedangkan kaki R tiap T flip flop dihubungkan ke saklar spdt 2, untuk T flip flop yang pertama clock nya dihubungkan ke clock generator

Ketika saklar spdt 1 diberi logika 0 dan spdt 2 berlogika 1, maka kaki S aktif, sehingga akan menghasilkan output pada seven segmen bernilai F.(1111)

Ketika saklar spdt 2 diberi logika 10dan spdt 1 berlogika 1, maka kaki R aktif, sehingga akan mereset output pada seven segment menjadi 0 (0000)

Ketika ke dua saklar diberi logika 1 dan flip flop pertama clock nya dihubungkan ke clock generator, maka akan memberikan output berupa toggle disaat kondisi falling. Output dari flip flop pertama dihubungkan ke clock flip flop ke 2 dan seterusnya. Output flip flop selanjutnya bergantung dari output flip flop sebelumnya karena sumber clock T flip flop terhubung dari output T flip flop sebelumnya. output ini juga dihubungkan ke 7-segment, karena flip flop yang saling terhubung antara satu sama lain tadi, mengakibatkan terjadinya perubahan pada setiap flip flop secara bergantian atau bertahap dan membuat terjadilah counter pada rangkaian.

Berdasarkan rangkaian, bagian paling kanan disebut MSB (Most Significant Bit) sedangkan yang paling kiri disebut LSB (Least Significant Bit). saat dihubungkan ke sevent segment, seven segment akan menunjukan angka yang terus meningkat mulai dari angka 0 sampai 9 , kemudian dilanjutkan dengan huruf A sampai F dan setelah itu kembali lagi ke 0. 

Jadi, pada percobaan 1 output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya dihasilkan dari masing-masing flip-flop sebelumnya.



5. Video Rangkaian [Kembali] 




6. Analisa [Kembali]






7. Link Download [Kembali]

Video Percobaan [download]








Minggu, 03 November 2024

TP 2 Modul 3 Percobaan 3 Kondisi 2

  /   Tidak ada komentar   



1. Kondisi[Kembali]

Buatlah rangkaian seperti gambar percobaan 3.a dan beri diode dengan posisi terbalik setelah IC counter.

2. Gambar Rangkaian[Kembali]


3. Video Simulasi[Kembali]


4. Prinsip Kerja Rangkaian[Kembali] 

    Pada rangkaian di atas menggunakan 2 jenis IC yang berbeda yaitu IC 74193 dan 74192. yang mana rangkaian ini dikategorikan pada sinkronus counter karena input dari ke dua IC diparalelkan dan ini menandakan input yang sama dalam waktu yang sama. Pada pin D0, D1, D2, D3 berguna untuk meneruskan input dari switch ke dioda lalu diteruskan ke outputnya yaitu logicprobe. pin UP yang berfungsi untuk menghitung bilangan dari yang minimun ke maksimum, dan pin DN (Down) berfungsi untuk menghitung bilangan dari maksimum ke minimum. dan MR (Master Reset) yang mana mereset atau mengembalikan bilangan ke kondisi 0. dan PL (Load) untuk mempertahankan output bilangan tertinggi,
      Pada rangkaian jika PL dalam kondisi aktif, maka output yang ada pada logicprobe akan sama dengan input yang ada pada D0, D1, D2, D3. untuk pembacaan dari input ini yaitu pada Q3 sebagai MSB dan Q0 sebagai LSB. Dalam kondisi ini, apapun pengaruh atau kondisi dari pin UP dan DN tidak akan memberi pengaruh apapun terhadap output yang dihasilkan.
        Jika ingin menaikan bilangan, maka PL di offkan dan switch yang terhubung DN diaktifkan dan pin UP yang diubah-ubah. begitupula sebaliknya.
        Pada IC counter ini menghasilkan output bilangan desimal dan heksadesimal. jika pada kondisi 9 dan terus dinaikkan, pada IC 74193 akan terus mengurutkan sampai 15 sedangkan IC 74192 kembali ke kondisi awal bilangan hexadecimal.


5. Link Download[Kembali]

Rangkaian [download]
video simulasi [download]

TP 1 Modul 3 Percobaan 1 kondisi 7

  /   Tidak ada komentar   



1. Kondisi[Kembali]

Buatlah rangkaian seperti pada percobaan 1, ganti led dengan menggunakan seven segmen.

2. Gambar Rangkaian[Kembali]


3. Video Simulasi[Kembali




4. Prinsip Kerja Rangkaian[Kembali] 

Berdasarkan rangkaian, kaki S tiap T flip flop dihubungkan ke saklar spdt 1, sedangkan kaki R tiap T flip flop dihubungkan ke saklar spdt 2, untuk T flip flop yang pertama clock nya dihubungkan ke clock generator

Ketika saklar spdt 1 diberi logika 0 dan spdt 2 berlogika 1, maka kaki S aktif, sehingga akan menghasilkan output pada seven segmen bernilai F.(1111)

Ketika saklar spdt 2 diberi logika 10dan spdt 1 berlogika 1, maka kaki R aktif, sehingga akan mereset output pada seven segment menjadi 0 (0000)

Ketika ke dua saklar diberi logika 1 dan flip flop pertama clock nya dihubungkan ke clock generator, maka akan memberikan output berupa toggle disaat kondisi falling. Output dari flip flop pertama dihubungkan ke clock flip flop ke 2 dan seterusnya. Output flip flop selanjutnya bergantung dari output flip flop sebelumnya karena sumber clock T flip flop terhubung dari output T flip flop sebelumnya. output ini juga dihubungkan ke 7-segment, karena flip flop yang saling terhubung antara satu sama lain tadi, mengakibatkan terjadinya perubahan pada setiap flip flop secara bergantian atau bertahap dan membuat terjadilah counter pada rangkaian.

Berdasarkan rangkaian, bagian paling kanan disebut MSB (Most Significant Bit) sedangkan yang paling kiri disebut LSB (Least Significant Bit). saat dihubungkan ke sevent segment, seven segment akan menunjukan angka yang terus meningkat mulai dari angka 0 sampai 9 , kemudian dilanjutkan dengan huruf A sampai F dan setelah itu kembali lagi ke 0. 

Jadi, pada percobaan 1 output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya dihasilkan dari masing-masing flip-flop sebelumnya.


5. Link Download[Kembali]

Rangkaian [download]
video simulasi [download]

Modul 3

  /   Tidak ada komentar   



Modul III

Counter
1. Tujuan [kembali]

  1. Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous. 
  2. Merangkai dan Menguji aplikasi dari sebuah Counter
2. Alat dan Bahan [kembali]

  1.  Panel DL 2203C 
  2.  Panel DL 2203D 
  3.  Panel DL 2203S 
        4. Jumper


3. Dasar Teori [kembali]


Counter  
Counter  adalah  sebuah  rangkaian  sekuensial  yang  mengeluarkan  urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan  dengan  teknologi  digital,  biasanya  untuk menghitung  jumlah kemunculan  sebuah  o kejadian/event  atau  untuk menghitung  pembangkit  waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip-flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous.   

a.    Counter Asyncronous   
Counter  Asyncronous  disebut  juga Ripple Through  Counter  atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop  yang  paling  ujung  saja  yang  dikendalikan  oleh  sinyal  clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.

 

Gambar 3.3 Rangkaian Counter Asyncronous
   
 

b.    Counter Syncronous   
Counter syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing-masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.

 

Gambar 3.4 Rangkaian Counter Syncronous