1. Kondisi[Kembali]
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=0, B2=don’t care
Pada rangkaian T flip flop ini merupakan penyederhanaan dari JK Flip Flop yang mana inputnya digabung menjadi 1. Pada T flip flop ini kita menggunakan IC 74LS112 yang mana terdapat 2 buah input J dan K yang terhubung langsung ke power. S=set dan R=reset yang terhubung ke saklar B1 dan B0. Untuk clock aktif low.
Setelah itu, kita sesuaikan kondisi saklar dengan kondisi 14, yaitu B0=0, B1=0, dan B2=dont care. Karena Set dan Reset actif low, maka di kondisi ini Set dan Reset tidak aktif sehingga hal ini mengakibatkan terjadinya kondisi larangan, yaitu nilai dari ouput Q = Q'. Dan juga apapun dari kondisi clock tidak akan mempengaruhi hasil dari output tersebut.
0 komentar:
Posting Komentar